74LS90十进制计数器电路是由4 个主从触发器和用作除2 计数器及计数周期长度为除5 的3 位2 进制计数器所用的附加选通所组成。有选通的零复位和置9 输入。
为了利用本计数器的最大计数长度（十进制），可将B 输入同QA 输出连接，输入计数脉冲可加到输入A 上，此时输出就如相应的功能表上所要求的那样。 74LS90 可以获得对称的十分频计数，办法是将QD 输出接到A 输入端，并把输入计数脉冲加到B 输入端，在QA 输出端处产生对称的十分频方波。其各引脚功能如图所示。 其中CPa和Qa构成1位二进制计数器，CPb和Qd、Qc、Qb 组成五进制计数器，将两个计数器有关端子适当组合，可以组成其他类型的计数器。R0（1）、R0（2）为两个清0端，R9（1）、 R9（2）为两 个置9端。 当R0（1）、R0（2）均为高电平且R9（1）、 R9（2）中有一个低电平时，计数器 QdQa端均被清0；当R9（1）、 R9（2）均为高电平时，Qd、Qa端均为高电平；当R0（1）、 R0（2）中有一个为低电平且时R9（1）、 R9（2）中也有一个为低电 平时，计数器工作在计数状态。 综合清风电子制作DIY和电子网整合 责任编辑：gt为了实现以更高通道速率提供更强大链路的目标，JESD204C 中包含了 FEC 选项。该算法基于.... 星星科技指导员 发表于 06-30 11:09 •
在典型系统中，许多路径流经 RTOS，因此它处于检测和处理错误的良好位置。一般来说，函数的返回值.... 星星科技指导员 发表于 06-29 09:46 • 123次
HT8 UL60730安全库-程序计数器寄存器测试 该设备包含WDT功能，用于防止程序计数器由于某些原因，导致故障或程序序列跳转到未知位置无法控制的外部.... 发表于 06-26 17:38 •
在GCC编译器中和ARM体系结构相关的选项有哪些呢 和ARM体系结构相关的选项这些是为ARM（Advanced RISC Machines）结构定义的“-m”开关：-mapcs-frame 发表于 06-24 15:27 • 635次
频率计的测量基本原理是用一个高精度的时钟源作为此次测量的对比基准源，去对比测量其他被测信号的频率准确.... syn029 发表于 06-24 09:10 • 102次
讨论跨时钟域时可能出现的三个主要问题及其解决方案 如今，SoCs正变得越来越复杂，数据经常从一个时钟域传输到另一个时钟域。上图信号A由C1时钟域触发，被C2时钟域采样。根据... 发表于 06-23 15:34 • 524次
制作一个Esp32 Youtube订阅者计数器Diy Esp32 Youtube 订阅者计数器第 1 步：零件* 特别是 32* OLED显示屏* 3D 打印案例ES... 发表于 06-23 06:34 • 100次
DSP接光耦隔离输出为什么要在中间接个与非门施密特触发器呢 最近看到一个电路，DSP接光耦隔离输出，中间接了个与非门施密特触发器，为什么？几个原因？之前没接触过DSP，知道给我说下... 发表于 06-22 15:25 • 1568次
在现代科技的电子技术中，频率测量是最基本的参数之一，并且与其他的测量的测量方案、测量结果都有十分密切.... syn029 发表于 06-22 09:12 • 130次
单片机MG87FEL52数据手册 MG87FE/L52是- -颗8位的单片机，它的指令集完全兼容工业标准的80C51系列的单片机。有8.... 发表于 06-20 16:31 •
在任何复杂系统的开发过程中自然会出现错误。理想情况下，大多数错误都会在开发过程中出现并被根除，但有些.... 星星科技指导员 发表于 06-20 15:12 • 168次
使用数字示波器开发和解决硬件和软件问题 许多数字示波器现在提供分析串行协议的能力，例如 I 2 C、SPI 或 RS232/UARTS。.... 星星科技指导员 发表于 06-20 09:58 • 2285次
计数器分频怎么个不稳定法 FPGA生成的DDS数据如何导出到matlab中 答:DR3和RAM一样，是一个存储器件，它的每个内部单元都存储了当前的数据状态值。 明德扬吴老师 发表于 06-20 09:33 • 156次
介绍NuMaker-IoT-M487开发板的ADC外设功能的使用 1、NuMaker-IoT-M487 之ADC外设介绍我们在接触一块新的板子时，需要先了解这款开发板的各种性能和接口，最好的方法是从... 发表于 06-17 17:03 • 2486次
有一个非常灵活之处，就是在双边沿中心对齐PWM模式中，用户可以设置为单更新模式，也可以设置为双更新模.... 要长高 发表于 06-17 15:51 • 1038次
对于CAN FD，大部分汽车厂商的测试规范仍然有效，不受限制。在某些测试用例中需要升级，而另一些.... 星星科技指导员 发表于 06-16 16:35 • 305次
扭环形计数器，约翰逊计数器，每次状态变化时仅有一个触发器发生翻转，译码不存在竞争冒险，在n（n≥3）.... FPGA之家 发表于 06-15 09:27 • 194次
NY3DxxxA的LED闪烁频率 当 LED 的闪烁频率为 3Hz、6Hz 或 12Hz 时，LED 在 NY3_FDB 与 NY3P.... 发表于 06-14 15:46 •
求一种基于SpinalHDL多端口仲裁的设计方案 1、基于SpinalHDL的多端口仲裁的设计》最低优先级调度 SpinalHDL中关于roundRobin的实现背后原理其实... 发表于 06-10 17:12 • 2802次
Numaker-IoT-M487 ECAP环境测试简介 一、M487 ECAP简介6.15.1 概述M480 系列提供了多达两组的增强型输入捕捉定时器/计数器，以用于检测输入通道边沿信号的... 发表于 06-10 11:18 • 519次
Zeta 的内置散热器可有效去除 SBC 的热量，从而使处理器和所有内部电子设备保持凉爽，从而提.... 星星科技指导员 发表于 06-09 09:54 • 178次
作为嵌入式开发人员，我们有很多工具可以用来测试和验证我们的设计。我已经演示了使用 Cortex-.... 星星科技指导员 发表于 06-08 16:50 • 303次
关于边缘检测工程的问题解答 【问题2.1】计数器练习的9.4节中，第二个计数器的代码为什么是计30个呀?我认为应该是3*(8+1.... 发表于 06-08 08:00 •
使用HT66F45x0 PTM双向捕捉输入应用范例 HT66F45x0 系列 MCU 提供多个定时器模块 (Timer Module -TM)，如周期型.... 发表于 06-07 10:59 •
请问如何对CH558 TIMER2计数器的计数溢出进行计数? 问题1 CH558 TIMER2捕捉模式时,对T2EX引脚的脉冲进行捕捉,请问如何对TIMER2计数器的计数溢出进行计数?我做试验... 发表于 06-06 06:06 •
介绍一种利用Arm64架构的System counter来实现提供TSC的方法 x86架构下，我们要想在用户态通过定时器方式来对代码执行时间做衡量可以使用Time Stamp Counter（TSC）寄存器，可精确到C... 发表于 06-02 17:12 • 1318次
APT32S003中CORET应用 本文介绍了在APT32S003中CORET应用，系统定时器 CORET 提供了一个 24 位循环递减.... 发表于 06-02 16:12 •
在APT32S003中COUNTA应用 COUNTA 模块是一个 16 位的计数器/定时器，具有自动重载功能，可以产生一个计数器 A的中.... 发表于 06-02 16:08 •
在APT32S003中使用WWDT的应用范例 基于 APT32S003 完整的库文件系统，可以对 WWDT 进行配置 发表于 06-02 15:35 •
在APT32F102中COUNTA应用 本文介绍了在APT32F102中COUNTA应用，COUNTA 模块是一个 16 位的计数器/定时器.... 发表于 06-02 14:58 •
在APT32F102中CORET应用 系统定时器 CORET 提供了一个 24 位循环递减的计数器，当计数器递减到 0 时，会向中断控.... 发表于 06-02 11:42 •
分层DFT实施在最大化SoC吞吐量方面的重要性 在本文中，我们探讨了包装器的重要性和包装器单元的类型。如上所述，包装器的特征和功能访问以及包装器.... 星星科技指导员 发表于 06-02 10:42 • 288次
$$TIMER_FLAG[] 可用于在经过一定时间后触发的中断条件。如果相应的计时器以负值启动，则 $$.... 机器人及PLC自动化应用 发表于 06-01 10:29 • 268次
迷你型plc能够和哪些IO组合，实现自动化控制的目的呢？ 说完了数字量IO再说模拟量IO。模拟量的采集型IO有采集电压信号的，有采集电流信号的，还有采集温度信.... 广成CAN总线 发表于 05-16 15:45 • 433次
如何启动演示应用程序和配置IOTA应用程序设置 在尝试创建唯一地址、保护系统免受试图转储密钥或访问资源的黑客攻击时，此类功能至关重要。与此同时，经验.... 星星科技指导员 发表于 05-12 15:13 • 396次
高温晶闸管TN5015H-6G应对新挑战的解决方案 TN5015H-6G 专注于 SCR 的保护功能，由于其 15 mA 调谐栅极，是浪涌电压斜坡中.... 星星科技指导员 发表于 05-11 17:29 • 358次
如何从ISCAS89的算例文件中得到触发器的连接情况？ 在部分扫描问题中（partial scan problem）,目前需要获得所有触发器(flip-flop)之间的依赖情况（连接关系）。也就是得到触发器的... 发表于 05-07 11:30 • 8533次
预分频可以以系数介于1至65536之间的任意数值对计数器时钟分频。它是通过一个16位寄存器 (TIM.... 单片机匠人 发表于 05-07 10:38 • 411次
在这些情况下，复位信号的变化与FGPA芯片内部信号相比看起来是及其缓慢的，例如，复位按钮产生的复位信.... FPGA设计论坛 发表于 05-06 10:48 • 1566次
本应用笔记描述了一个 SLG46140V 设计，该设计实现了一个带有正交编码器输入的 16 位加/减.... 科技观察员 发表于 04-27 16:26 • 714次
日前，为配合高性能RISC-V处理器昉·天枢Dubhe应用，赛昉科技发布了“赛昉科技Perf性能分析.... 科技绿洲 发表于 04-24 15:48 • 1336次
连线问题好解决，各种换即可，MDK 软件问题，只能说尽量找个稳定的版本了。另外就是 MDK 工程兼容.... 嵌入式ARM 发表于 04-24 10:04 • 263次
每个桥的上半桥和下半桥是是绝对不能同时导通的，但高速的PWM驱动信号在达到功率元件的控制极时，往往会.... 硬件攻城狮 发表于 04-20 11:17 • 539次
arm平台获取CPU和GPU硬件计数器的项目HWCPipe教程 简介 HWCPipe是一个arm平台获取CPU和GPU硬件计数器的项目。 集成 在openharmo.... 发表于 04-13 10:44 •
55定时器单稳态触发器电路及Multisim实例仿真 555定时器（Timer）因内部有3个5K欧姆分压电阻而得名，是一种多用途的模数混合集成电路，它.... 发表于 04-12 14:12 • 631次
单片机的原理部分，通过P3口的结构和P1口结构的对比来了解P3口当中的第二功能的使用，P1口主要是具.... 发表于 04-11 12:03 • 3778次
目前常用的单片机中往往都配备了定时器/计数器。在AT89S52芯片内包含有三个16位的定时器/计数器.... MCU开发加油站 发表于 04-10 16:19 • 928次
51单片机的定时器/计数器的工作原理和主要功能 单片机是采用超大规模集成电路技术把具有数据处理能力的中央处理器CPU、存储器RAM、只读存储器ROM.... 发表于 04-09 09:05 • 907次
51单片机的四种工作模式怎么去设置 大家是不是看了很多网上的视频或者文章，他们的建议是不是教你拿一本C语言书看几个月，当真正开始给单片机.... 发表于 04-06 00:40 • 847次
组件计数器的功能实现教程 介绍 实现组件计数器功能。 导入依赖 方式一： 通过library生成har包，添加har包到lib.... 发表于 04-01 11:09 •
独立看门狗，顾名思义，就是独立的一个看门狗，由其专用低速时钟 (LSI) 驱动，因此，即便在主时钟发.... 硬件攻城狮 发表于 04-01 10:47 • 1365次
SN74LS652 八路总线收发器和寄存器 这些设备包括总线收发器电路，D型触发器和控制电路，用于直接从数据总线或从数据总线多路传输数据。内部存储寄存器。启用GAB和G \ BA以控制收发器功能。提供SAB和SBA控制引脚以选择是否传输实时数据或存储数据。低输入电平选择实时数据，高选择存储数据。以下示例演示了可以使用'LS651，'LS652和'LS653执行的四种基本总线管理功能。 A或B数据总线上的数据或两者都可以通过适当的时钟引脚（CAB或CBA）从低到高的跳变存储在内部D触发器中，而不管选择或启用控制引脚。当SAB或SBA处于实时传输模式时，通过同时启用GAB和G \ BA，还可以在不使用内部D型触发器的情况下存储数据。在此配置中，每个输出都会增强其输入。因此，当两组总线的所有其他数据源都处于高阻抗时，每组总线将保持其最后状态。 SN54LS651至SN54LS653的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74LS651至SN74LS653的工作温度范围为0°C至70°C。
SMV512K32-SP 16MB 防辐射 SRAM SMV512K32是一款高性能异步CMOS SRAM，由32位524,288个字组成。可在两种模式：主控或受控间进行引脚选择。主设件为用户提供了定义的自主EDAC擦除选项。从器件选择采用按要求擦除特性，此特性可由一个主器件启动。根据用户需要，可提供3个读周期和4个写周期（描述如下）。 特性 20ns读取，13.8ns写入（最大存取时间） 与商用 512K x 32 SRAM器件功能兼容 内置EDAC（错误侦测和校正）以减轻软错误 用于自主校正的内置引擎 CMOS兼容输入和输出电平，3态双向数据总线 3.3±0.3VI /O，1.8±0.15V内核 辐射性能放射耐受性是一个基于最初器件标准的典型值。辐射数据和批量验收测试可用 - 细节请与厂家联系。 设计使用基底工程和抗辐射（HBD）与硅空间技术公司（SST）许可协议下的 TM 技术和存储器设计。 TID抗扰度＆gt; 3e5rad（Si） SER＆lt; 5e-17翻转/位 - 天使用（CRPLE96来计算用于与地同步轨道，太阳安静期的SER。 LET = 110 MeV （T = 398K） 采用76引线陶瓷方形扁平封装 可提供工程评估（/EM）样品这些部件只用于工程评估。它们的加工工艺为非兼容流程（例如，无预烧过程等），... 发表于 01-08 17:47 • 465次
SN74HCT273A 具有清零功能的八路 D 类触发器 与其它产品相比 D 类触发器 Technology Family VCC (Min) (V) VCC (Max) (V) Rating Operating temperature range (C) SN74HCT273A HCT 2 6 Catalog -40 to 85 发表于 01-08 17:46 • 411次
SN74HC4040A 12 位异步二进制计数器 与其它产品相比 计数器/算术/奇偶校验功能 Technology Family VCC (Min) (V) VCC (Max) (V) Rating Operating temperature range (C) Package Group SN74HC4040A HC 2 6 Catalog -40 to 85 SO | 16 TSSOP | 16 发表于 01-08 17:46 • 403次
SN74HC273A 具有清零功能的八路 D 类触发器 与其它产品相比 D 类触发器 Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Rating Operating temperature range (C) SN74HC273A HC 2 6 8 Catalog -40 to 85 发表于 01-08 17:46 • 504次
SN74ABT16374A 具有三态输出的 16 位边沿 D 类触发器 ABT16374A是16位边沿触发D型触发器，具有3态输出，专为驱动高电容或相对低阻抗而设计负载。它们特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟（CLK）输入的正跳变时，触发器的Q输出采用在数据（D）输入处设置的逻辑电平。 缓冲输出使能（OE \）输入可用于将8个输出置于正常逻辑状态（高或低逻辑电平）或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时，器件在上电或断电期间处于高阻态。但是，为了确保2.1 V以上的高阻态，OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ABT16374A的特点是可在-55 C至125 C的整个军用温度范围内工作。 SN74ABT16374A的特点是在-40 C至85 C的温度范围内工作。
SN74AHCT16374 具有三态输出的 16 位边沿 D 类触发器 AHCT16374器件是16位边沿触发D型触发器，具有3态输出，专为驱动高电容或相对较低的电容而设计阻抗负载。它们特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟（CLK）输入的正跳变时，触发器的Q输出取数据（D）输入的逻辑电平。 缓冲输出使能（OE \）输入可用于将8个输出置于正常逻辑状态（高或低逻辑电平）或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。 为了确保上电或断电期间的高阻态，OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 OE \不会影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。 SN54AHCT16374的特点是可在-55 C至125 C的整个军用温度范围内工作。 SN74AHCT16374的工作温度范围为-40 C至85 C。
CY74FCT162374T 具有三态输出的 16 位边沿触发 D 类触发器 CY74FCT16374T和CY74FCT162374T是16位D型寄存器，设计用作高速，低功耗总线应用中的缓冲寄存器。通过连接输出使能（OE）和时钟（CLK）输入，这些器件可用作两个独立的8位寄存器或单个16位寄存器。流通式引脚排列和小型收缩包装有助于简化电路板布局。 使用Ioff为部分断电应用完全指定此设备。 Ioff电路禁用输出，防止在断电时损坏通过器件的电流回流。 CY74FCT16374T非常适合驱动高电容负载和低阻抗背板。 CY74FCT162374T具有24 mA平衡输出驱动器，输出端带有限流电阻。这减少了对外部终端电阻的需求，并提供最小的下冲和减少的接地反弹。 CY74FCT162374T非常适合驱动传输线。
SN74ALVCH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器 这个12位至24位多路复用D型锁存器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16260用于必须将两个独立数据路径复用到单个数据路径或从单个数据路径解复用的应用中。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口（A1-A12,1B1-1B12和2B1-2B12）可用于地址和/或数据传输。输出使能（OE1B \，OE2B \和OEA \）输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许在A到B方向上进行存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能（LE1B，LE2B，LEA1B和LEA2B）输入用于控制数据存储。当锁存使能输入为高电平时，锁存器是透明的。当锁存使能输入变为低电平时，输入端的数据被锁存并保持锁存，直到锁存使能输入返回高电平为止。 确保上电或断电期间的高阻态，OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路，用于保持有效逻辑电平的未使用或浮动数据输入。 SN74ALVCH16260的工... 发表于 10-11 11:08 • 116次
SN74ALVCH16374 具有三态输出的 16 位边沿 D 类触发器 这个16位边沿触发D型触发器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16374特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。它可以用作两个8位触发器或一个16位触发器。在时钟（CLK）输入的正跳变时，触发器的Q输出取数据（D）输入的逻辑电平。 OE \可用于将8个输出置于正常逻辑状态（高或低逻辑电平）或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态，OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。
SN74ALVCH16373 具有三态输出的 16 位透明 D 类锁存器 这个16位透明D型锁存器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16373特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。该器件可用作两个8位锁存器或一个16位锁存器。当锁存使能（LE）输入为高电平时，Q输出跟随数据（D）输入。当LE变为低电平时，Q输出锁存在D输入设置的电平。 缓冲输出使能（OE）输入可用于将8个输出置于正常状态逻辑状态（高或低逻辑电平）或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。 OE \不会影响锁存器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态，OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。
支持混合模式信号操作（具有3.3VVCC的5V输入和输出电压） 数据输入端的总线保持消除了对外部上拉或下拉电阻的需求 每个JESD的闩锁性能超过250 mA 17 ESD保护超过JESD 22 2000-V人体模型（A114-A） 200-V机型（A115-A）
SN74ABTH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器 SN54ABT16260和SN74ABTH16260是12位至24位多路复用D型锁存器，用于必须复用两条独立数据路径的应用中，或者从单个数据路径中解复用。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口（A1-A12,1B1-1B12和2B1-2B12）可用于地址和/或数据传输。输出使能（OE1B \，OE2B \和OEA \）输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能（LE1B，LE2B，LEA1B和LEA2B）输入用于控制数据存储。当锁存使能输入为高电平时，锁存器是透明的。当锁存使能输入变为低电平时，输入端的数据被锁存并保持锁存状态，直到锁存使能输入返回高电平为止。 当VCC介于0和2.1 V之间时，器件在上电或断电期间处于高阻态。但是，为了确保2.1 V以上的高阻态，OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路，用于保持有效逻辑电平的未使用或浮动数据输入。 发表于 10-11 10:51 • 156次
SN74ABT162823A 具有三态输出的 18 位总线接口触发器 这些18位总线接口触发器具有3态输出，专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器，I /O端口，带奇偶校验的双向总线驱动器和工作寄存器。 ?? ABT162823A器件可用作两个9位触发器或一个18位触发器。当时钟使能（CLKEN）\输入为低电平时，D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器，从而锁存输出。将清零（CLR）\输入设为低电平会使Q输出变为低电平而与时钟无关。 缓冲输出使能（OE）\输入将9个输出置于正常逻辑状态（高电平）或低电平）或高阻抗状态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了驱动总线线路的能力，无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。 输出设计为源电流或吸收电流高达12 mA，包括等效的25- 串联电阻，用于减少过冲和下冲。 这些器件完全符合热插拔规定使用Ioff和上电3状态的应用程序。 Ioff电路禁用输出，防止在断电时损坏通过器件的电流回流。上电和断电期间，上电三态电路将输出置... 发表于 10-11 10:48 • 119次
SN74ABTH162260 具有串联阻尼电阻和三态输出的 12 位到 24 位多路复用 D 类锁存器 ABTH162260是12位至24位多路复用D型锁存器，用于两个独立数据路径必须复用或复用的应用中。 ，单一数据路径。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。这些器件在存储器交错应用中也很有用。 三个12位I /O端口（A1-A12,1B1-1B12和2B1-2B12）可用于地址和/或数据传输。输出使能（OE1B \，OE2B \和OEA \）输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能（LE1B，LE2B，LEA1B和LEA2B）输入用于控制数据存储。当锁存使能输入为高电平时，锁存器是透明的。当锁存使能输入变为低电平时，输入端的数据被锁存并保持锁存状态，直到锁存使能输入返回高电平为止。 B端口输出设计为吸收高达12 mA的电流，包括等效的25系列电阻，以减少过冲和下冲。 提供有源总线保持电路，用于保持有效逻辑电平的未使用或浮动数据输入。 当VCC介于0和2.1 V之间时，器件在上电或断电期间处于高阻态。但是，为了确保2.1 V以上的高阻态，OE \应通过... 发表于 10-11 10:45 • 199次
SN74ABT162841 具有三态输出的 20 位总线接口 D 类锁存器 这些20位透明D型锁存器具有同相三态输出，专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。 ?? ABT162841器件可用作两个10位锁存器或一个20位锁存器。锁存使能（1LE或2LE）输入为高电平时，相应的10位锁存器的Q输出跟随数据（D）输入。当LE变为低电平时，Q输出锁存在D输入设置的电平。 缓冲输出使能（10E或2OE）输入可用于放置输出。相应的10位锁存器处于正常逻辑状态（高或低逻辑电平）或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。 输出设计为吸收高达12 mA的电流，包括等效的25- 用于减少过冲和下冲的串联电阻。 这些器件完全适用于使用I的热插入应用关闭并启动3状态。 Ioff电路禁用输出，防止在断电时损坏通过器件的电流回流。上电和断电期间，上电三态电路将输出置于高阻态，从而防止驱动器冲突。 为确保上电或断电期间的高阻态， OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 OE \不影响锁存器的内部操作。当输出处于高阻态时，可以保留旧数据... 发表于 10-11 10:43 • 278次
SN74ALVTH16821 具有三态输出的 2.5V/3.3V 20 位总线接口触发器 ALVTH16821器件是20位总线接口触发器，具有3态输出，设计用于2.5 V或3.3 VVCC操作，但能够为5 V系统环境提供TTL接口。 这些器件可用作两个10位触发器或一个20位触发器。 20位触发器是边沿触发的D型触发器。在时钟（CLK）的正跳变时，触发器存储在D输入端设置的逻辑电平。 缓冲输出使能（OE \）输入可用于将10个输出置于正常逻辑状态（高电平或低电平）或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。 当VCC介于0和1.2 V之间时，器件在上电或断电期间处于高阻态。但是，为了确保1.2 V以上的高阻态，OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路，用于保持有效逻辑电平的未使用或浮动数据输入。 SN54ALVTH16821的特点是可在-55 C至125 C的整个军用温度范围内工作。 SN74ALVTH16821的工作温度范围为-40&de... 发表于 10-11 10:35 •
SN74ALVTH16374 具有三态输出的 2.5V/3.3V 16 位边沿 D 类触发器 ALVTH16374器件是16位边沿触发D型触发器，具有3态输出，设计用于2.5V或3.3VV CC 操作，但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位翻转器。翻牌。在时钟（CLK）的正跳变时，触发器存储在数据（D）输入处设置的逻辑电平。 缓冲输出使能（OE）输入可用于将8个输出置于正常逻辑状态（高或低逻辑电平）或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。 OE不影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。 提供有源总线保持电路，用于保持有效逻辑电平的未使用或浮动数据输入。 /p> 当VCC介于0和1.2 V之间时，器件在上电或断电期间处于高阻态。但是，为了确保1.2 V以上的高阻态，OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ALVTH16374的特点是在-55 C至125 C的整个军用温度... 发表于 10-11 10:31 • 117次
SN74ABTH16823 具有三态输出的 18 位总线接口触发器 这些18位触发器具有3态输出，专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器，I /O端口，带奇偶校验的双向总线驱动器和工作寄存器。 ABTH16823可用作两个9位触发器或一个18位触发器。当时钟使能（CLKEN \）输入为低电平时，D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器，锁存输出。将清零（CLR \）输入置为低电平会使Q输出变为低电平，与时钟无关。 缓冲输出使能（OE \）输入可用于将9个输出置于正常逻辑状态（高或低逻辑电平）或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时，器件在上电或断电期间处于高阻态。但是，为了确保2.1 V以上的高阻态，OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路，用于保持有效逻辑电平的未使用或浮动数据输入。 发表于 10-10 17:15 • 227次
SN74AHCT16373 具有三态输出的 16 位透明 D 类锁存器 SNxAHCT16373器件是16位透明D型锁存器，具有3态输出，专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。
ESD保护每个MIL-STD超过2000 V- 883， 方法3015;使用机器型号超过200 V（C = 200 pF，R = 0） 封装选项包括：