单片机系统中常用的地址锁存器芯片74LS373以及coms的74hc373。是带三态缓冲输出的8D触发器，其引脚图与结构原理图、电路连接图如下：
74LS373引脚图，内部结构原理图电路连接图 EG功能 00直通Qi = Di 01保持（Qi保持不变） 1X输出高阻 74LS373功能表 E G D Q L H H H L H L L L L X Q 上表是74LS373的真值表，表中： L——低电平； H——高电平； X——不定态； Q0——建立稳态前Q的电平； G——输入端，与8031ALE连高电平：畅通无阻低电平：关门锁存。图中OE——使能端，接地。 当G=“1”时，74LS373输出端1Q—8Q与输入端1D—8D相同； 当G为下降沿时，将输入数据锁存。讨论跨时钟域时可能出现的三个主要问题及其解决方案 如今，SoCs正变得越来越复杂，数据经常从一个时钟域传输到另一个时钟域。上图信号A由C1时钟域触发，被C2时钟域采样。根据... 发表于 06-23 15:34 • 524次
DSP接光耦隔离输出为什么要在中间接个与非门施密特触发器呢 最近看到一个电路，DSP接光耦隔离输出，中间接了个与非门施密特触发器，为什么？几个原因？之前没接触过DSP，知道给我说下... 发表于 06-22 15:25 • 1568次
在任何复杂系统的开发过程中自然会出现错误。理想情况下，大多数错误都会在开发过程中出现并被根除，但有些.... 星星科技指导员 发表于 06-20 15:12 • 168次
爱华随身听:电机控制电路TPIC326A引脚图 爱华磁带随身听 电机控制电路TPIC326A引脚介绍图，供维修搭理此类机芯主板参考。涉及机型JX-8.... 发表于 06-20 10:35 • 128次
使用数字示波器开发和解决硬件和软件问题 许多数字示波器现在提供分析串行协议的能力，例如 I 2 C、SPI 或 RS232/UARTS。.... 星星科技指导员 发表于 06-20 09:58 • 2285次
介绍NuMaker-IoT-M487开发板的ADC外设功能的使用 1、NuMaker-IoT-M487 之ADC外设介绍我们在接触一块新的板子时，需要先了解这款开发板的各种性能和接口，最好的方法是从... 发表于 06-17 17:03 • 2486次
对于CAN FD，大部分汽车厂商的测试规范仍然有效，不受限制。在某些测试用例中需要升级，而另一些.... 星星科技指导员 发表于 06-16 16:35 • 305次
扭环形计数器，约翰逊计数器，每次状态变化时仅有一个触发器发生翻转，译码不存在竞争冒险，在n（n≥3）.... FPGA之家 发表于 06-15 09:27 • 194次
如何使用锁存器的Time Borrowing技术来替代关键路径中的寄存器 在ASIC中用到锁存器的地方很多，Time Borrowing是使用锁存器的典型应用之一，在深度流水.... FPGA技术联盟 发表于 06-14 16:56 • 327次
分层DFT实施在最大化SoC吞吐量方面的重要性 在本文中，我们探讨了包装器的重要性和包装器单元的类型。如上所述，包装器的特征和功能访问以及包装器.... 星星科技指导员 发表于 06-02 10:42 • 288次
高温晶闸管TN5015H-6G应对新挑战的解决方案 TN5015H-6G 专注于 SCR 的保护功能，由于其 15 mA 调谐栅极，是浪涌电压斜坡中.... 星星科技指导员 发表于 05-11 17:29 • 358次
如何从ISCAS89的算例文件中得到触发器的连接情况？ 在部分扫描问题中（partial scan problem）,目前需要获得所有触发器(flip-flop)之间的依赖情况（连接关系）。也就是得到触发器的... 发表于 05-07 11:30 • 8533次
在这些情况下，复位信号的变化与FGPA芯片内部信号相比看起来是及其缓慢的，例如，复位按钮产生的复位信.... FPGA设计论坛 发表于 05-06 10:48 • 1566次
55定时器单稳态触发器电路及Multisim实例仿真 555定时器（Timer）因内部有3个5K欧姆分压电阻而得名，是一种多用途的模数混合集成电路，它.... 发表于 04-12 14:12 • 631次
多时钟域的设计和综合技巧系列 1、纯粹的单时钟同步设计纯粹的单时钟同步设计是一种奢望。大部分的ASIC设计都由多个异步时钟驱动，并且对数据信号和控制信... 发表于 04-11 17:06 • 4561次
复位信号在数字电路里面的重要性仅次于时钟信号。对电路的复位往往是指对触发器的复位，也就是说电路的复位.... STM32嵌入式开发 发表于 03-22 08:53 • 6559次
锁存器是个“奇葩”的器件，在FPGA逻辑设计中很避讳；在ASIC设计中，以前很喜欢（因为面积小），现.... FPGA开源工作室 发表于 03-15 17:34 • 5996次
Verilog HDL的赋值语句分为阻塞赋值和非阻塞赋值两种。阻塞赋值是指在当前赋值完成前阻塞其他类.... FPGA之家 发表于 03-15 13:53 • 807次
每个 Slice 有 8 个 FF 。四个可以配置为 D 型触发器或电平敏感锁存器，另外四个只能配置.... FPGA之家 发表于 03-15 11:59 • 1107次
Verilog RTL和触发器中的同步和异步复位功能分析 没有任何寄存器逻辑，RTL设计是不完整的。RTL是寄存器传输级或逻辑，用于描述依赖于当前输入和过去输.... OpenFPGA 发表于 03-15 10:56 • 711次
锁存器和触发器 锁存器和触发器1.什么情况要用到锁存器？状态不能保持？现在的单片机状态都是可以保持的吧2.看到很多产品用施密特触发器... 发表于 03-10 17:52 • 8358次
组合电路是根据当前输入信号的组合来决定输出电平的电路，换言之，就是现在的输出不会被过去的输入所左右，.... 硬件攻城狮 发表于 03-09 16:41 • 5314次
没有任何寄存器逻辑，RTL设计是不完整的。RTL是寄存器传输级或逻辑，用于描述依赖于当前输入和过去输.... OpenFPGA 发表于 03-09 15:28 • 853次
请问一下锁存器与缓冲器有何作用呢 锁存器就是把当前的状态锁存起来，使CPU送出的数据在接口电路的输出端保持一段时间锁存后状态不再发生变化，直到解除锁定。还... 发表于 03-01 07:00 • 485次
单路D型触发器有何功能呢？有哪些引脚 单路D型触发器有何功能呢？有哪些引脚？如何利用单路D型触发器去设计一种自锁开关？ 发表于 02-28 08:06 • 1233次
如何理解FPGA设计中的打拍(寄存)和亚稳态 可能很多FPGA初学者在刚开始学习FPGA设计的时候(当然也包括我自己)，经常听到类似于”这个信号需.... 赛灵思 发表于 02-26 18:43 • 1543次
同步电路系统设计将系统状态的变化与时钟信号同步，并通过这种理想化的方式降低电路设计难度。同步电路设计.... 赛灵思 发表于 02-26 16:59 • 615次
FPGA触发器与寄存器的区别在哪 （14）FPGA触发器与寄存器区别1.1 目录1）目录2）FPGA简介3）Verilog HDL简介4）FPGA触发器与寄存器区别5）结语... 发表于 02-23 06:16 • 327次
AiP74LVC573带三态控制的8路D型锁存器 AiP74LVC573由8个D型锁存器组成，每个锁存器具有独立的D型输入以及面向总线应用的三态输出。.... 发表于 02-21 15:46 • 140次
超高灵敏度霍尔效应锁存器MH188产品手册 MH188 磁控高压锁存高灵敏度霍尔传感器 工作电压 2.5V-26V 发表于 02-11 11:39 • 174次
很多现代便携式设备发货时都必须安装电池，以便客户无需电池安装或充电便可立即开启设备。如果连接至电池的.... 电子设计 发表于 01-28 09:19 • 672次
现在的位置传感技术不仅非常可靠、成本低，而且易于实施。它需要什么呢？一个 3 引脚器件和一块小型磁性.... 电子设计 发表于 01-28 09:14 • 453次
常见的触发器包括哪些 单片机内部有大量寄存器， 寄存器是一种能够存储数据的电路， 由触发器构成。1.触发器触发器是一种具有记忆存储功能的电路， 由门... 发表于 01-20 07:13 • 804次
利用霍尔效应传感器进行设计的三个常见设计缺陷以及解决方案 Other Parts Discussed in Post: TMAG5110, TMAG5111,.... 电子设计 发表于 01-13 15:53 • 911次
轻触开关电路介绍及开关机延时处理 轻触开关电路现已广泛使用于电话机、手机和电子词典等数码产品中，其完成方法多种多样。一般可选用RS触发.... 发表于 01-04 13:52 • 641次
在BLDC无刷直流电机的换向应用中，锁存器可以说发挥了很大作用，能够稳定斩波提供准确而稳定的磁开关点.... 飞外网 发表于 12-25 09:54 • 5907次
电机换向应用的低功耗锁存器足够可靠吗？ 在BLDC无刷直流电机的换向应用中，锁存器可以说发挥了很大作用，能够稳定斩波提供准确而稳定的磁开关点.... Robot Vision 发表于 12-24 08:00 • 1224次
st里的电路知识（一） 专业知识不能忘，这一期讲讲单片机的知识，以stm32f103为例，谈谈。基础知识GPIO:（英语：G.... 发表于 12-22 19:50 • 155次
芯片是由大量晶体管组成，一个小小的芯片里面小到有几百个晶体管，大到有上万个晶体管，是现代科技的一项伟.... 倩倩 发表于 12-16 10:21 • 2457次
基于软件定义无线电的实时频谱分析仪功能概述（六）捕获控制方式 虹科HK-R5550实时频谱分析仪是集成的无线电接收器和数字化仪/分析仪，能够定义并执行实时、精密的.... Sophia_wff 发表于 12-15 11:47 •
Ellisys Explorer200PRO2.0协议分析仪的亮点 Ellisys Explorer 200PRO 2.0协议分析仪是一种非侵入式高速usb2.0协议分.... 发表于 12-07 13:45 • 252次
74HC595芯片工作原理细致分析（以及级联拓展应用），以及芯片控制继电器原理 / 代码 74HC595芯片工作原理分析说明概要：（1）.想要学会一个全新的芯片，需要去看八个地方，也就是八步.... 发表于 11-23 18:06 • 330次
SN74LS652 八路总线收发器和寄存器 这些设备包括总线收发器电路，D型触发器和控制电路，用于直接从数据总线或从数据总线多路传输数据。内部存储寄存器。启用GAB和G \ BA以控制收发器功能。提供SAB和SBA控制引脚以选择是否传输实时数据或存储数据。低输入电平选择实时数据，高选择存储数据。以下示例演示了可以使用'LS651，'LS652和'LS653执行的四种基本总线管理功能。 A或B数据总线上的数据或两者都可以通过适当的时钟引脚（CAB或CBA）从低到高的跳变存储在内部D触发器中，而不管选择或启用控制引脚。当SAB或SBA处于实时传输模式时，通过同时启用GAB和G \ BA，还可以在不使用内部D型触发器的情况下存储数据。在此配置中，每个输出都会增强其输入。因此，当两组总线的所有其他数据源都处于高阻抗时，每组总线将保持其最后状态。 SN54LS651至SN54LS653的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74LS651至SN74LS653的工作温度范围为0°C至70°C。
SN74BCT543 八路寄存收发器 'BCT543八进制收发器包含两组D型锁存器，用于临时存储在任一方向上流动的数据。为每个寄存器提供单独的锁存使能（LEAB \或LEBA \）和输出使能（OEAB \或OEBA \）输入，以允许在数据流的任一方向上进行独立控制。 A-to-B使能（CEAB \）输入必须为低电平才能从A输入数据或从B输出数据。如果CEAB \为低电平且LEAB \为低电平，则A- to-B闩锁是透明的;随后LEAB的从低到高的转换将A锁存器置于存储模式。 CEAB \和OEAB \均为低电平时，3态B输出有效，并反映A锁存器输出端的数据。从B到A的数据流类似，但需要使用CEBA \，LEBA \和OEBA \输入。 SN54BCT543的特点是在整个军用温度范围内工作，温度范围为°c至125°c。>
封装选项包括塑料小外形封装（DW），陶瓷芯片载体（FK）和扁平封装（W），塑料和陶瓷300密耳DIP（JT，NT）
51单片机（八）—— 数码管电路介绍 在51单片机关于数码管的实验电路中，采用的硬件是一个八位八段共阴极数码管，通过两个锁存器74HC57.... 发表于 11-13 17:51 • 840次
定时器电路图（声光提示定时器电路/555定时器电路/相片曝光定时器电路） 定时器根据其输入条件导致完成动作的不同可分为接通延时型定时器、断开延时型定时器、保持型接通延时定时器.... 发表于 11-07 15:37 • 13788次
8位CPU设计(1) 门电路和锁存器、触发器 这是一个系列文章，从最简单的门电路介绍，从基础的锁存器、触发器、编码器、译码器等一系列数字逻辑电路开.... 发表于 11-06 09:20 • 245次
定时器电路图工作原理（声光提示定时器电路/555定时器电路/相片曝光定时器电路） 定时器根据其输入条件导致完成动作的不同可分为接通延时型定时器、断开延时型定时器、保持型接通延时定时器.... 发表于 11-05 16:07 • 14852次
【C51单片机】交通红绿灯设计(仿真) 1、功能描述观察十字路口红绿灯工作流程，设计交通灯。1、初始时：南北向、东西向直行左转均为红灯2、南.... 发表于 11-04 16:51 • 334次
片上可编程系统原理及应用 片上可编程系统SOPC是一种灵活、高效的SoC解决方案，而FPGA 是可编程再设计的“万能”芯片，F.... 发表于 10-01 09:07 • 878次
基于上述特点，FPGA芯片早期作为ASIC芯片的半定制化电路替代品应用于部分场景中，近年来，随着微软.... 润和软件 发表于 08-16 09:20 • 7225次
SMV512K32-SP 16MB 防辐射 SRAM SMV512K32是一款高性能异步CMOS SRAM，由32位524,288个字组成。可在两种模式：主控或受控间进行引脚选择。主设件为用户提供了定义的自主EDAC擦除选项。从器件选择采用按要求擦除特性，此特性可由一个主器件启动。根据用户需要，可提供3个读周期和4个写周期（描述如下）。 特性 20ns读取，13.8ns写入（最大存取时间） 与商用 512K x 32 SRAM器件功能兼容 内置EDAC（错误侦测和校正）以减轻软错误 用于自主校正的内置引擎 CMOS兼容输入和输出电平，3态双向数据总线 3.3±0.3VI /O，1.8±0.15V内核 辐射性能放射耐受性是一个基于最初器件标准的典型值。辐射数据和批量验收测试可用 - 细节请与厂家联系。 设计使用基底工程和抗辐射（HBD）与硅空间技术公司（SST）许可协议下的 TM 技术和存储器设计。 TID抗扰度＆gt; 3e5rad（Si） SER＆lt; 5e-17翻转/位 - 天使用（CRPLE96来计算用于与地同步轨道，太阳安静期的SER。 LET = 110 MeV （T = 398K） 采用76引线陶瓷方形扁平封装 可提供工程评估（/EM）样品这些部件只用于工程评估。它们的加工工艺为非兼容流程（例如，无预烧过程等），... 发表于 01-08 17:47 • 465次
SN74HCT273A 具有清零功能的八路 D 类触发器 与其它产品相比 D 类触发器 Technology Family VCC (Min) (V) VCC (Max) (V) Rating Operating temperature range (C) SN74HCT273A HCT 2 6 Catalog -40 to 85 发表于 01-08 17:46 • 413次
SN74HC273A 具有清零功能的八路 D 类触发器 与其它产品相比 D 类触发器 Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Rating Operating temperature range (C) SN74HC273A HC 2 6 8 Catalog -40 to 85 发表于 01-08 17:46 • 504次
SN74ABT16374A 具有三态输出的 16 位边沿 D 类触发器 ABT16374A是16位边沿触发D型触发器，具有3态输出，专为驱动高电容或相对低阻抗而设计负载。它们特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟（CLK）输入的正跳变时，触发器的Q输出采用在数据（D）输入处设置的逻辑电平。 缓冲输出使能（OE \）输入可用于将8个输出置于正常逻辑状态（高或低逻辑电平）或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时，器件在上电或断电期间处于高阻态。但是，为了确保2.1 V以上的高阻态，OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ABT16374A的特点是可在-55 C至125 C的整个军用温度范围内工作。 SN74ABT16374A的特点是在-40 C至85 C的温度范围内工作。
SN74AHCT16374 具有三态输出的 16 位边沿 D 类触发器 AHCT16374器件是16位边沿触发D型触发器，具有3态输出，专为驱动高电容或相对较低的电容而设计阻抗负载。它们特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟（CLK）输入的正跳变时，触发器的Q输出取数据（D）输入的逻辑电平。 缓冲输出使能（OE \）输入可用于将8个输出置于正常逻辑状态（高或低逻辑电平）或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。 为了确保上电或断电期间的高阻态，OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 OE \不会影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。 SN54AHCT16374的特点是可在-55 C至125 C的整个军用温度范围内工作。 SN74AHCT16374的工作温度范围为-40 C至85 C。
CY74FCT162374T 具有三态输出的 16 位边沿触发 D 类触发器 CY74FCT16374T和CY74FCT162374T是16位D型寄存器，设计用作高速，低功耗总线应用中的缓冲寄存器。通过连接输出使能（OE）和时钟（CLK）输入，这些器件可用作两个独立的8位寄存器或单个16位寄存器。流通式引脚排列和小型收缩包装有助于简化电路板布局。 使用Ioff为部分断电应用完全指定此设备。 Ioff电路禁用输出，防止在断电时损坏通过器件的电流回流。 CY74FCT16374T非常适合驱动高电容负载和低阻抗背板。 CY74FCT162374T具有24 mA平衡输出驱动器，输出端带有限流电阻。这减少了对外部终端电阻的需求，并提供最小的下冲和减少的接地反弹。 CY74FCT162374T非常适合驱动传输线。
SN74ALVCH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器 这个12位至24位多路复用D型锁存器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16260用于必须将两个独立数据路径复用到单个数据路径或从单个数据路径解复用的应用中。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口（A1-A12,1B1-1B12和2B1-2B12）可用于地址和/或数据传输。输出使能（OE1B \，OE2B \和OEA \）输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许在A到B方向上进行存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能（LE1B，LE2B，LEA1B和LEA2B）输入用于控制数据存储。当锁存使能输入为高电平时，锁存器是透明的。当锁存使能输入变为低电平时，输入端的数据被锁存并保持锁存，直到锁存使能输入返回高电平为止。 确保上电或断电期间的高阻态，OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路，用于保持有效逻辑电平的未使用或浮动数据输入。 SN74ALVCH16260的工... 发表于 10-11 11:08 • 116次
SN74ALVCH16374 具有三态输出的 16 位边沿 D 类触发器 这个16位边沿触发D型触发器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16374特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。它可以用作两个8位触发器或一个16位触发器。在时钟（CLK）输入的正跳变时，触发器的Q输出取数据（D）输入的逻辑电平。 OE \可用于将8个输出置于正常逻辑状态（高或低逻辑电平）或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态，OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。
SN74ALVCH16373 具有三态输出的 16 位透明 D 类锁存器 这个16位透明D型锁存器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16373特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。该器件可用作两个8位锁存器或一个16位锁存器。当锁存使能（LE）输入为高电平时，Q输出跟随数据（D）输入。当LE变为低电平时，Q输出锁存在D输入设置的电平。 缓冲输出使能（OE）输入可用于将8个输出置于正常状态逻辑状态（高或低逻辑电平）或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。 OE \不会影响锁存器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态，OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。
支持混合模式信号操作（具有3.3VVCC的5V输入和输出电压） 数据输入端的总线保持消除了对外部上拉或下拉电阻的需求 每个JESD的闩锁性能超过250 mA 17 ESD保护超过JESD 22 2000-V人体模型（A114-A） 200-V机型（A115-A）
SN74ABTH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器 SN54ABT16260和SN74ABTH16260是12位至24位多路复用D型锁存器，用于必须复用两条独立数据路径的应用中，或者从单个数据路径中解复用。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口（A1-A12,1B1-1B12和2B1-2B12）可用于地址和/或数据传输。输出使能（OE1B \，OE2B \和OEA \）输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能（LE1B，LE2B，LEA1B和LEA2B）输入用于控制数据存储。当锁存使能输入为高电平时，锁存器是透明的。当锁存使能输入变为低电平时，输入端的数据被锁存并保持锁存状态，直到锁存使能输入返回高电平为止。 当VCC介于0和2.1 V之间时，器件在上电或断电期间处于高阻态。但是，为了确保2.1 V以上的高阻态，OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路，用于保持有效逻辑电平的未使用或浮动数据输入。 发表于 10-11 10:51 • 156次
SN74ABT162823A 具有三态输出的 18 位总线接口触发器 这些18位总线接口触发器具有3态输出，专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器，I /O端口，带奇偶校验的双向总线驱动器和工作寄存器。 ?? ABT162823A器件可用作两个9位触发器或一个18位触发器。当时钟使能（CLKEN）\输入为低电平时，D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器，从而锁存输出。将清零（CLR）\输入设为低电平会使Q输出变为低电平而与时钟无关。 缓冲输出使能（OE）\输入将9个输出置于正常逻辑状态（高电平）或低电平）或高阻抗状态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了驱动总线线路的能力，无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。 输出设计为源电流或吸收电流高达12 mA，包括等效的25- 串联电阻，用于减少过冲和下冲。 这些器件完全符合热插拔规定使用Ioff和上电3状态的应用程序。 Ioff电路禁用输出，防止在断电时损坏通过器件的电流回流。上电和断电期间，上电三态电路将输出置... 发表于 10-11 10:48 • 119次
SN74ABTH162260 具有串联阻尼电阻和三态输出的 12 位到 24 位多路复用 D 类锁存器 ABTH162260是12位至24位多路复用D型锁存器，用于两个独立数据路径必须复用或复用的应用中。 ，单一数据路径。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。这些器件在存储器交错应用中也很有用。 三个12位I /O端口（A1-A12,1B1-1B12和2B1-2B12）可用于地址和/或数据传输。输出使能（OE1B \，OE2B \和OEA \）输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能（LE1B，LE2B，LEA1B和LEA2B）输入用于控制数据存储。当锁存使能输入为高电平时，锁存器是透明的。当锁存使能输入变为低电平时，输入端的数据被锁存并保持锁存状态，直到锁存使能输入返回高电平为止。 B端口输出设计为吸收高达12 mA的电流，包括等效的25系列电阻，以减少过冲和下冲。 提供有源总线保持电路，用于保持有效逻辑电平的未使用或浮动数据输入。 当VCC介于0和2.1 V之间时，器件在上电或断电期间处于高阻态。但是，为了确保2.1 V以上的高阻态，OE \应通过... 发表于 10-11 10:45 • 199次
SN74ABT162841 具有三态输出的 20 位总线接口 D 类锁存器 这些20位透明D型锁存器具有同相三态输出，专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。 ?? ABT162841器件可用作两个10位锁存器或一个20位锁存器。锁存使能（1LE或2LE）输入为高电平时，相应的10位锁存器的Q输出跟随数据（D）输入。当LE变为低电平时，Q输出锁存在D输入设置的电平。 缓冲输出使能（10E或2OE）输入可用于放置输出。相应的10位锁存器处于正常逻辑状态（高或低逻辑电平）或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。 输出设计为吸收高达12 mA的电流，包括等效的25- 用于减少过冲和下冲的串联电阻。 这些器件完全适用于使用I的热插入应用关闭并启动3状态。 Ioff电路禁用输出，防止在断电时损坏通过器件的电流回流。上电和断电期间，上电三态电路将输出置于高阻态，从而防止驱动器冲突。 为确保上电或断电期间的高阻态， OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 OE \不影响锁存器的内部操作。当输出处于高阻态时，可以保留旧数据... 发表于 10-11 10:43 • 278次
SN74ALVTH16821 具有三态输出的 2.5V/3.3V 20 位总线接口触发器 ALVTH16821器件是20位总线接口触发器，具有3态输出，设计用于2.5 V或3.3 VVCC操作，但能够为5 V系统环境提供TTL接口。 这些器件可用作两个10位触发器或一个20位触发器。 20位触发器是边沿触发的D型触发器。在时钟（CLK）的正跳变时，触发器存储在D输入端设置的逻辑电平。 缓冲输出使能（OE \）输入可用于将10个输出置于正常逻辑状态（高电平或低电平）或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。 当VCC介于0和1.2 V之间时，器件在上电或断电期间处于高阻态。但是，为了确保1.2 V以上的高阻态，OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路，用于保持有效逻辑电平的未使用或浮动数据输入。 SN54ALVTH16821的特点是可在-55 C至125 C的整个军用温度范围内工作。 SN74ALVTH16821的工作温度范围为-40&de... 发表于 10-11 10:35 •
SN74ALVTH16374 具有三态输出的 2.5V/3.3V 16 位边沿 D 类触发器 ALVTH16374器件是16位边沿触发D型触发器，具有3态输出，设计用于2.5V或3.3VV CC 操作，但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位翻转器。翻牌。在时钟（CLK）的正跳变时，触发器存储在数据（D）输入处设置的逻辑电平。 缓冲输出使能（OE）输入可用于将8个输出置于正常逻辑状态（高或低逻辑电平）或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。 OE不影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。 提供有源总线保持电路，用于保持有效逻辑电平的未使用或浮动数据输入。 /p> 当VCC介于0和1.2 V之间时，器件在上电或断电期间处于高阻态。但是，为了确保1.2 V以上的高阻态，OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ALVTH16374的特点是在-55 C至125 C的整个军用温度... 发表于 10-11 10:31 • 117次
SN74ABTH16823 具有三态输出的 18 位总线接口触发器 这些18位触发器具有3态输出，专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器，I /O端口，带奇偶校验的双向总线驱动器和工作寄存器。 ABTH16823可用作两个9位触发器或一个18位触发器。当时钟使能（CLKEN \）输入为低电平时，D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器，锁存输出。将清零（CLR \）输入置为低电平会使Q输出变为低电平，与时钟无关。 缓冲输出使能（OE \）输入可用于将9个输出置于正常逻辑状态（高或低逻辑电平）或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时，器件在上电或断电期间处于高阻态。但是，为了确保2.1 V以上的高阻态，OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路，用于保持有效逻辑电平的未使用或浮动数据输入。 发表于 10-10 17:15 • 227次
SN74AHCT16373 具有三态输出的 16 位透明 D 类锁存器 SNxAHCT16373器件是16位透明D型锁存器，具有3态输出，专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。
ESD保护每个MIL-STD超过2000 V- 883， 方法3015;使用机器型号超过200 V（C = 200 pF，R = 0） 封装选项包括：