看门狗其实就是一个可以在一定时间内被复位的计数器。当看门狗启动后，计数器开始自动计数，经过一定时间，如果没有被复位，计数器溢出就会对CPU产生一个复位信号使系统重启。

二、看门狗的种类 在现在的嵌入式系统中主要可以分为两种类型的看门狗：

1、CPU内部自带的看门狗：此类看门狗一般是将一个芯片中的定时器来作为看门狗，通过程序的初始化，写入初值，设定溢出时间，并启动定时器。

优点：可以通过程序改变溢出时间；可以随时禁用

缺点：需要初始化；如果程序在初始化、启动完成前跑飞或在禁用后跑飞，看门狗就无法复位系统。

2、独立的看门狗芯片：这种看门狗主要有一个用于喂狗的引脚和一个复位引脚，如果没有在一定时间内改变喂狗脚的电平，复位引脚就会改变状态复位CPU。

优点：无须配置，上电即用。无法禁用，系统必须按时喂狗，系统恢复能力高。

缺点：无法灵活配置溢出时间，无法禁用，灵活性降低。

文章综合来源：csdn 编辑：ymf
为了实现以更高通道速率提供更强大链路的目标，JESD204C 中包含了 FEC 选项。该算法基于.... 星星科技指导员 发表于 06-30 11:09 •
在典型系统中，许多路径流经 RTOS，因此它处于检测和处理错误的良好位置。一般来说，函数的返回值.... 星星科技指导员 发表于 06-29 09:46 • 123次
Codasip的可定制L31 RISC-V内核荣获Embedded World展会最佳产品大奖 L31处理器内核被《嵌入式计算设计（Embedded Computing Design）》选为处理器.... 发表于 06-28 16:06 • 252次
HT8 UL60730安全库-程序计数器寄存器测试 该设备包含WDT功能，用于防止程序计数器由于某些原因，导致故障或程序序列跳转到未知位置无法控制的外部.... 发表于 06-26 17:38 •
在GCC编译器中和ARM体系结构相关的选项有哪些呢 和ARM体系结构相关的选项这些是为ARM（Advanced RISC Machines）结构定义的“-m”开关：-mapcs-frame 发表于 06-24 15:27 • 635次
频率计的测量基本原理是用一个高精度的时钟源作为此次测量的对比基准源，去对比测量其他被测信号的频率准确.... syn029 发表于 06-24 09:10 • 102次
制作一个Esp32 Youtube订阅者计数器Diy Esp32 Youtube 订阅者计数器第 1 步：零件* 特别是 32* OLED显示屏* 3D 打印案例ES... 发表于 06-23 06:34 • 100次
在现代科技的电子技术中，频率测量是最基本的参数之一，并且与其他的测量的测量方案、测量结果都有十分密切.... syn029 发表于 06-22 09:12 • 130次
单片机MG87FEL52数据手册 MG87FE/L52是- -颗8位的单片机，它的指令集完全兼容工业标准的80C51系列的单片机。有8.... 发表于 06-20 16:31 •
计数器分频怎么个不稳定法 FPGA生成的DDS数据如何导出到matlab中 答:DR3和RAM一样，是一个存储器件，它的每个内部单元都存储了当前的数据状态值。 明德扬吴老师 发表于 06-20 09:33 • 156次
有一个非常灵活之处，就是在双边沿中心对齐PWM模式中，用户可以设置为单更新模式，也可以设置为双更新模.... 要长高 发表于 06-17 15:51 • 1038次
NY3DxxxA的LED闪烁频率 当 LED 的闪烁频率为 3Hz、6Hz 或 12Hz 时，LED 在 NY3_FDB 与 NY3P.... 发表于 06-14 15:46 •
RapidIO：一种高性能、 低引脚数、 基于数据包交换的互连体系结构 PCI是广泛用于计算机内器件互连的技术。传统PCI技术也采样类似于上述存储器接口的并行总线方式，如T.... FPGA设计论坛 发表于 06-14 11:27 • 279次
求一种基于SpinalHDL多端口仲裁的设计方案 1、基于SpinalHDL的多端口仲裁的设计》最低优先级调度 SpinalHDL中关于roundRobin的实现背后原理其实... 发表于 06-10 17:12 • 2802次
Numaker-IoT-M487 ECAP环境测试简介 一、M487 ECAP简介6.15.1 概述M480 系列提供了多达两组的增强型输入捕捉定时器/计数器，以用于检测输入通道边沿信号的... 发表于 06-10 11:18 • 519次
Zeta 的内置散热器可有效去除 SBC 的热量，从而使处理器和所有内部电子设备保持凉爽，从而提.... 星星科技指导员 发表于 06-09 09:54 • 178次
作为嵌入式开发人员，我们有很多工具可以用来测试和验证我们的设计。我已经演示了使用 Cortex-.... 星星科技指导员 发表于 06-08 16:50 • 303次
关于边缘检测工程的问题解答 【问题2.1】计数器练习的9.4节中，第二个计数器的代码为什么是计30个呀?我认为应该是3*(8+1.... 发表于 06-08 08:00 •
使用HT66F45x0 PTM双向捕捉输入应用范例 HT66F45x0 系列 MCU 提供多个定时器模块 (Timer Module -TM)，如周期型.... 发表于 06-07 10:59 •
请问如何对CH558 TIMER2计数器的计数溢出进行计数? 问题1 CH558 TIMER2捕捉模式时,对T2EX引脚的脉冲进行捕捉,请问如何对TIMER2计数器的计数溢出进行计数?我做试验... 发表于 06-06 06:06 •
介绍一种利用Arm64架构的System counter来实现提供TSC的方法 x86架构下，我们要想在用户态通过定时器方式来对代码执行时间做衡量可以使用Time Stamp Counter（TSC）寄存器，可精确到C... 发表于 06-02 17:12 • 1318次
APT32S003中CORET应用 本文介绍了在APT32S003中CORET应用，系统定时器 CORET 提供了一个 24 位循环递减.... 发表于 06-02 16:12 •
在APT32S003中COUNTA应用 COUNTA 模块是一个 16 位的计数器/定时器，具有自动重载功能，可以产生一个计数器 A的中.... 发表于 06-02 16:08 •
在APT32S003中使用WWDT的应用范例 基于 APT32S003 完整的库文件系统，可以对 WWDT 进行配置 发表于 06-02 15:35 •
在APT32F102中COUNTA应用 本文介绍了在APT32F102中COUNTA应用，COUNTA 模块是一个 16 位的计数器/定时器.... 发表于 06-02 14:58 •
如果说硬件可以一次成型，那么随便一份代码都可以完成IO的配置工作，但研发阶段的产品，硬件各种修改是难.... 硬件攻城狮 发表于 06-02 14:12 • 271次
在APT32F102中CORET应用 系统定时器 CORET 提供了一个 24 位循环递减的计数器，当计数器递减到 0 时，会向中断控.... 发表于 06-02 11:42 •
$$TIMER_FLAG[] 可用于在经过一定时间后触发的中断条件。如果相应的计时器以负值启动，则 $$.... 机器人及PLC自动化应用 发表于 06-01 10:29 • 268次
什么是Wi-Fi模块？WiFi如何实现物联网安全性 在为安全物联网应用选择 Wi-Fi 模块时，请选择具有足够处理器和内存资源的模块，以便在模块本身而.... 要长高 发表于 05-31 17:29 • 1730次
RT-Thread全球技术大会：实时嵌入式系统概述和发展的三个阶段 RT-Thread全球技术大会：实时嵌入式系统概述和发展的三个阶段       审核编辑：彭静 lhl545545 发表于 05-27 10:54 • 358次
音频编解码器的作用、选择要点及使用技巧 在嵌入式系统中，越来越需要提供高保真音频而不是蜂鸣器来实现用户反馈，包括报警和警报。虽然过去哔哔声或.... 得捷电子DigiKey 发表于 05-26 10:05 • 436次
浅谈混合信号示波器的模拟通道和数字通道 混合信号示波器于1993年首次出现，有两个模拟通道，8个或16个数字通道。在接下来的几年里，主流MS.... 发表于 05-25 09:13 • 230次
C和C++嵌入式系统编程 一个嵌入式系统 (embedded system)就是-一个计算机硬件和软件的集合体,也许还包括其他.... 发表于 05-24 16:24 •
总线是什么意思,主要参数有哪些 1、总线是各种信号线的集合，是嵌入式系统中各部件之间传送数据、地址和控制信息的公共通路。在同一时刻，.... 嵌入式应用开发 发表于 05-24 15:41 • 873次
2022ELEXCON深圳国际电子展暨嵌入式系统展 ELEXCON深圳国际电子展暨嵌入式系统展时间：2022年9月14-16日地点：深圳国际会展中心（宝安）主办单位：博闻创意会... 发表于 05-17 17:09 • 2957次
在ARM嵌入式系统中访问CP15寄存器的指令 在基于ARM的嵌入式应用系统中，存储系统通常是通过系统控制协处理器CP15完成的。CP15包含16个32位的寄存器，其编号为0~15... 发表于 05-17 14:38 • 2152次
迷你型plc能够和哪些IO组合，实现自动化控制的目的呢？ 说完了数字量IO再说模拟量IO。模拟量的采集型IO有采集电压信号的，有采集电流信号的，还有采集温度信.... 广成CAN总线 发表于 05-16 15:45 • 433次
怎样在ARM2416平台上编译并安装一个monit监控系统呢 monit是一个可以监控系统，进程，文件系统，目录，设备的开源监控软件，可以自动唤起那些异常退出的进程，还可定制你想监控的东西... 发表于 05-16 11:17 • 2880次
如何启动演示应用程序和配置IOTA应用程序设置 在尝试创建唯一地址、保护系统免受试图转储密钥或访问资源的黑客攻击时，此类功能至关重要。与此同时，经验.... 星星科技指导员 发表于 05-12 15:13 • 396次
本文介绍了MM32F5270 中所采用的多并发总线架构，并通过带显示的音频播放器的实例说明了该架构在.... 科技绿洲 发表于 05-11 11:15 • 383次
.Cortex-M系列处理器的开发流程，根据硬件外设自己编写底层固件，他的引导程序在出厂是已经写到芯.... 嵌入式单片机 发表于 05-10 15:38 • 294次
预分频可以以系数介于1至65536之间的任意数值对计数器时钟分频。它是通过一个16位寄存器 (TIM.... 单片机匠人 发表于 05-07 10:38 • 411次
分享在Rockchip的rk3399pro嵌入式系统里部署unet的方法 1、rk3399pro部署unet最近参与一个项目，需要利用unet做焊点检测，unet最终要部署在Rockchip的rk3399pro嵌入式系统里，该系统... 发表于 05-05 17:04 • 2590次
什么是成熟制程？成熟制程芯片表现如何？ 从市场规模来看，2021年，全球存储芯片的市场达1580亿美元，其中市场规模占比最大的是DRAM（约.... 要长高 发表于 04-29 16:27 • 2876次
本应用笔记描述了一个 SLG46140V 设计，该设计实现了一个带有正交编码器输入的 16 位加/减.... 科技观察员 发表于 04-27 16:26 • 714次
芯启源即将发布“SmartNICs第四代架构”白皮书 芯启源（Corigine）作为唯一受邀发表主旨演讲的中国企业，将亮相全球首届智能网卡高端行业峰会（S.... 科技绿洲 发表于 04-25 10:23 • 474次
日前，为配合高性能RISC-V处理器昉·天枢Dubhe应用，赛昉科技发布了“赛昉科技Perf性能分析.... 科技绿洲 发表于 04-24 15:48 • 1336次
在CPU进行进程切换的时候，需要将寄存器中和当前进程有关的状态数据写入内存对应的位置(内核中该进程的.... Imagination Tech 发表于 04-24 14:20 • 517次
连线问题好解决，各种换即可，MDK 软件问题，只能说尽量找个稳定的版本了。另外就是 MDK 工程兼容.... 嵌入式ARM 发表于 04-24 10:04 • 263次
AVR单片机基础与实例进阶 本书以常用的ATmega128单片机为主线，介绍和讲述AVR单片机的组成及其在嵌入式系统中的应用。.... 发表于 04-20 16:04 •
每个桥的上半桥和下半桥是是绝对不能同时导通的，但高速的PWM驱动信号在达到功率元件的控制极时，往往会.... 硬件攻城狮 发表于 04-20 11:17 • 539次
今天我们来介绍一下小型和受限嵌入式系统的固件验证。每个嵌入式系统都基于其执行的代码（固件、软件和 R.... 科技绿洲 发表于 04-18 14:46 • 296次
SN74HC4040A 12 位异步二进制计数器 与其它产品相比 计数器/算术/奇偶校验功能   Technology Family VCC (Min) (V) VCC (Max) (V) Rating Operating temperature range (C) Package Group   SN74HC4040A HC     2     6     Catalog     -40 to 85     SO | 16 TSSOP | 16     发表于 01-08 17:46 • 403次
CD54HC190 高速 CMOS 逻辑可预设的同步 4 位 BCD 码十进制加/减计数器 CD54 /74HC190是异步预设的BCD十进制计数器，而CD54 /74HC191和CD54 /74HCT191是异步预设的二进制计数器。 通过低异步并行负载（LOAD）输入完成预置数字输入（A ?? D）上的数字预置。当LOAD \为高电平，计数使能（CTEN）为低电平时，计数发生，向下/向上（D /U）输入为低电平表示减计数或低电平表示向上计数。计数器与时钟从低到高的转换同步递减或递增。 当计数器发生上溢或下溢时，MAX /MIN输出（在计数期间为低电平）变高并且在一个时钟周期内保持高电平。此输出可用于高速级联中的先行进位（参见图1）。 MAX /MIN输出还启动纹波时钟（RCO）输出，该输出通常为高电平，变为低电平，并在时钟脉冲的低电平部分保持低电平。这些计数器可以使用RCO \进行级联（参见图2）。 如果将十进制计数器预设为非法状态或在接通电源时采用非法状态，则会返回正常序列中的一个或两个计数，如状态图所示（见图3）。 特性 2-V至6-VV CC 操作（?? HC190,191） 4.5 V至5.5 VV CC 操作（?? HCT191） 55至125°C的宽工作温度范围 同步计数和... 发表于 11-02 19:21 • 247次
CD54AC161 具有异步复位的同步可预设的二进制计数器 ?? AC161设备是4位二进制计数器。这些同步可预置计数器具有内部进位预测功能，适用于高速计数应用。这些器件完全可编程;也就是说，它们可以预设为0到9或15之间的任何数字。预设是同步的;因此，在负载输入处设置低电平会禁用计数器，并使输出在下一个时钟脉冲之后与设置数据一致，无论使能输入的电平如何。 清除功能是异步。清零（CLR）\输入的低电平将所有四个触发器输出设置为低电平，无论CLK，负载（LOAD）\或使能输入的电平如何。 进位外观 - 前端电路为n位同步应用提供级联计数器，无需额外的门控。有助于实现此功能的是ENP，ENT和纹波进位输出（RCO）。 ENP和ENT都必须高计数，并且ENT被前馈以启用RCO。当计数最大时（9或15，Q A 为高电平），启用RCO会产生高电平脉冲。这种高电平溢出纹波进位脉冲可用于实现连续级联级。无论CLK的电平如何，都允许ENP或ENT的转换。 计数器具有完全独立的时钟电路。在发生计时之前，修改操作模式的控制输入（ENP，ENT或LOAD \）的更改不会影响计数器的内容。计数器的功能（无论是启用，禁用，加载还是计数）仅由满足稳定设置和保持时间的条件决定。 特性 快速... 发表于 11-02 19:21 • 226次
CD54AC280 9 位奇偶校验发生器/校验器 ?? AC280和?? ACT280是采用高级CMOS逻辑技术的9位奇数/偶数奇偶校验发生器/检查器。偶数和奇数奇偶校验输出均可用于检查或生成长达9位的字的奇偶校验。甚至指示奇偶校验（ E输出到另外的任何输入？AC280，?? ACT280奇偶校验器。 特性 缓冲输入 典型传播延迟 - 在V CC = 5V时为10ns ，T A = 25°C，C L = 50pF 超过MIL-STD-883的2kV ESD保护，方法3015 耐SCR闩锁CMOS工艺和电路设计 功耗显着降低的双极FAST ?? /AS /S速度 平衡传播延迟 AC类型具有1.5V至5.5V的工作电压和30％电源的均衡噪声抗扰度 ±24mA输出驱动电流 - 扇出至15 FAST ??集成电路 - 驱动器50 传输线 表征操作来自?? 40°至85°C FAST ??是飞兆半导体的商标。 参数 与其它产品相比 计数器/运算器/奇偶校验功能产品   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) F @ Nom Voltage (Max) (Mhz) ICC @ Nom Voltage (Max) (mA) tpd @ Nom Voltage (Max) (ns) IOL (Max) (mA) Function Type... 发表于 11-02 19:21 • 186次
CD4060B-MIL CMOS 14 级纹波进位二进制计数器/除法器和振荡器 CD4060B由振荡器部分和14个纹波进位二进制计数器级组成。振荡器配置允许设计RC或晶体振荡器电路。提供RESET输入，将计数器复位到全O状态并禁用振荡器。 RESET线上的高电平完成复位功能。所有计数器阶段都是主从触发器。在 O ）。所有输入和输出均完全缓冲。施密特触发器对输入脉冲线的作用允许无限制的输入脉冲上升和下降时间。 CD4060B系列类型采用16引脚密封双列直插式陶瓷封装（F3A后缀）， 16引脚双列直插塑料封装（E后缀），16引脚小外形封装（M，M96，MT和NSR后缀），以及16引脚薄型收缩小外形封装（PW和PWR后缀）。 特性 15 V时12 MHz时钟频率 常用复位 完全静态操作 缓冲输入和输出 施密特触发器输入脉冲线 在20 V下测试静态电流100％ 标准化，对称输出特性 5 V，10 V和15 V参数额定值 符合JEDEC暂定标准No. 13B的所有要求，“B ??系列说明的标准规范” CMOS器件?? 振荡器特性： 芯片上的所有有源元件 RC或晶体振荡器配置 RC振荡器频率为690 kHz最小电压15 V 应用 控制计数器 定时器 分频器 延时电路 参数 与其它产品相比 计数器/运算器/奇偶校验功能产品 ... 发表于 11-02 19:21 • 327次
CD40193B-MIL CMOS 可预设置的二进制加/减计数器（具有双时钟和复位功能） CD40192b可​​预置BCD向上/向下计数器和CD40193B可预设二进制向上/向下计数器均由4个同步时钟控制的门控“D”型触发器组成作为一个柜台。输入包括4个独立的阻塞线，一个PRESET \ ENABLE \控制，单独的CLOCK UP和CLOCK DOWN信号以及一个主RESET。提供四个缓冲Q信号输出以及用于多级计数方案的CARRY \和BORROW \输出。 计数器被清零，以便所有输出在RESET线上处于低电平状态。 RESET与时钟异步完成。当PRESET \ ENABLE \控制为低电平时，每个输出都可以与相应的卡纸输入电平的时钟异步编程。 计数器在CLOCK UP信号的正时钟沿计数一个计数如果CLOCK DOWN线为高电平。如果CLOCK UP线为高电平，计数器会对CLOCK DOWN信号的正时钟沿计数递减计数。 CARRY \和BORROW \信号为高电平，计数器向上或向下计数。在计数器达到计数模式下的最大计数后，CARRY \信号在半个时钟周期内变为低电平。在计数器达到倒计数模式下的最小计数后，BORROW \信号在半个时钟周期内变为低电平。通过将BORROW \和CARRY \输出分别连接到后续计数器... 发表于 11-02 19:21 • 680次
CD40161B-MIL 具有异步清零功能的 CMOS 同步可编程 4 位二进制计数器 CD40160B，CD40161B，CD40162B和CD40163B是4位同步可编程计数器。 CD40162B和CD40163B的CLEAR功能是同步的，CLEAR \输入的低电平在下一个正的CLOCK边沿将所有四个输出设置为低电平。 CD40160B和CD40161B的CLEAR功能是异步的，CLEAR \输入的低电平将所有四个输出设置为低电平，而不管CLOCK，LOAD \或ENABLE输入的状态如何。 LOAD \输入的低电平禁用计数器，并使输出与下一个CLOCK脉冲后的设置数据一致，无论ENABLE输入的条件如何。 进位预测电路提供用于n位同步应用的级联计数器，无需额外的门控。完成此功能的工具有两个计数使能输入和一个进位输出（C OUT ）。当PE和TE输入均为高电平时，计数启用。 TE输入被前馈以使能C OUT 。该使能输出产生正输出脉冲，其持续时间约等于Q1输出的正部分。该正溢出进位脉冲可用于实现连续级联级。当时钟为高电平或低电平时，可能会发生PE或TE输入的逻辑转换。 CD40160B类型采用16引脚密封双列直插式陶瓷封装（F3A后缀）。 CD40161B型采用16引脚密封双列直插式陶瓷封装（F3A后缀），16引脚双列直插塑料封装（E后... 发表于 11-02 19:21 • 673次
CD4518B-MIL CMOS 双路 BCD 加计数器 CD4518双BCD上行计数器和CD4520双二进制上行计数器均由两个相同的内部同步4级计数器组成。计数器级是D型触发器，具有可互换的CLOCK和ENABLE线，用于递增正向或负向转换。对于单机操作，ENABLE输入保持高电平，计数器在CLOCK的每个正向转换时前进。计数器在其RESET线上被高电平清零。 通过将Q4连接到后续计数器的使能输入，同时后者的CLOCK输入保持低电平，可以在纹波模式下级联计数器。 CD4518B和CD4520B型采用16引脚密封双列直插陶瓷封装（F3A后缀），16引脚双列直插塑料封装（E后缀），16引脚小型-outline包（M，M96和NSR后缀）和16引脚薄收缩小外形封装（PW和PWR后缀）。 特性 中速操作 - 10 V时的6 MHz典型时钟频率 正或负 - 边沿触发 同步内部进位传播 100％测试20 V时的静态电流 在整个封装温度下，18 V时的最大输入电流为1μA范围;在18 V和25°C下100 nA 噪声容限（在整个封装温度范围内）： 1 V，V DD = 5 V 2 V V DD = 10 V 2.5 V V DD = 15 V 5 V，10 V和15 V参数额定值 标准化，对称输出特性 符合JEDEC暂定标准No. 13B的所有... 发表于 11-02 19:21 • 357次
CD54HC161 具有异步复位的高速 CMOS 逻辑 4 位二进制计数器 ?? HC161，?? HCT161，?? HC163和?? HCT163是可预设的同步计数器，具有先行进位逻辑，可用于高电平高速计数应用程序。 ?? HC161和?? HCT161分别是异步复位十进制和二进制计数器; ?? HC163和?? HCT163器件分别是十进制和二进制计数器，它们与时钟同步复位。计数和并行预置都与时钟的负到正转换同步完成。 同步并行使能输入SPE的低电平禁用计数操作并允许P0到P3的数据输入要加载到计数器中（前提是满足SPE的建立和保持要求）。 所有计数器在主复位输入MR上以低电平复位。在?? HC163和?? HCT163计数器（同步复位类型）中，必须满足相对于时钟的建立和保持时间要求。 每个计数器中有两个计数使能，PE和TE提供n位级联。在所有计数器中，无论SPE \，PE和TE输入的电平（以及时钟输入，CP，在?? HC161和?? HCT161类型中）都会发生复位操作。 如果是十年计数器当电源被施加电源时，它被预置为非法状态或呈现非法状态，它将以一个计数返回到正常序列，如状态图所示。 先行进位功能简化了串行级联计数器。两个计数使能输入（PE和TE）必须为高才能计数。 TE输入通过所有四个级的Q输出进行门控，以便在最大计数时，终... 发表于 11-02 19:21 • 218次
CD54AC283 具有快速进位的 4 位二进制全加器 具有快速进位的?? AC283和?? ACT283 4位二进制加法器，采用先进的CMOS逻辑技术。如果总和超过15，这些器件会添加两个4位二进制数并生成进位。 由于add函数的对称性，该器件可与所有高电平有效操作数一起使用（正逻辑）或所有低电平有效操作数（负逻辑）。使用正逻辑时，如果没有进位，则必须将进位输入连接为低电平。 特性 缓冲输入 超过2kV ESD保护MIL-STD-883，方法3015 SCR -Lackup-Resistant CMOS工艺和电路设计 双极FAST ?? /AS /S速度显着降低功耗 平衡传播延迟 AC类型具有1.5V至5.5V的工作电压和30％供电时的平衡噪声抗扰度 ±24mA输出驱动电流 - 扇出至15 FAST ??集成电路 - 驱动器50 传输线 表征操作来自?? 40°至85°C FAST ??是Fairchild Semiconductor的商标。 参数 与其它产品相比 计数器/运算器/奇偶校验功能产品   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) F @ Nom Voltage (Max) (Mhz) ICC @ Nom Voltage (Max) (mA) tpd @ Nom Voltage (Max) (ns) IOL (Max) (mA) ... 发表于 11-02 19:21 • 102次
CD4516B-MIL CMOS 可预设置的二进制加/减计数器 CD4510B可预置BCD向上/向下计数器和CD4516可预置二进制向上/向下计数器由四个同步时钟控制的D型触发器组成（带有门控结构）提供T型触发器功能）作为计数器连接。这些计数器可以通过RESET线上的高电平清除，并且可以通过PRESET ENABLE线上的高电平预设为卡纸输入上的任何二进制数。 CD4510B将在向上模式下最多两个时钟脉冲计数非BCD计数器状态，在向下模式下最多四个时钟脉冲。 如果保持CARRY-IN输入低电平，计数器在每个正向时钟转换时上升或下降。同步级联是通过并联所有时钟输入并将不太重要的级的CARRY-OUT连接到更重要级的CARRY-IN来实现的。 CD4510B和CD4516B可以级联在纹波中通过将CARRY-OUT连接到下一级的时钟来实现模式。如果在终端计数期间UP /DOWN输入发生变化，则必须使用时钟门控CARRY-OUT，并且在时钟为高电平时必须更改UP /DOWN输入。该方法为随后的计数阶段提供干净的时钟信号。 （见图15）。 这些器件类似于MC14510和MC14516。 CD4510B和CD4516B类型采用16引脚双列直插塑料封装（ E后缀），16引脚小外形封装（NSR后缀）和16引脚薄缩小外... 发表于 11-02 19:21 • 344次
CD4017B-MIL 具有 10 个解码输出的 CMOS 十进制计数器 CD4017B和CD4022B分别是具有10和8个解码输出的5级和4级Johnson计数器。输入包括CLOCK，RESET和CLOCK INHIBIT信号。 CLOCK输入电路中的施密特触发器动作提供脉冲整形，允许无限制的时钟输入脉冲上升和下降时间。 如果CLOCK INHIBIT信号为低电平，这些计数器在正时钟信号转换时提前一位计数。当CLOCK INHIBIT siganl为高电平时，禁止通过时钟线的计数器前进。高RESET信号将计数器清零至零计数。 Johnson计数器配置的使用允许高速操作，2输入解码门控和无尖峰解码输出。提供防锁定门控，从而确保正确的计数顺序。解码输出通常为低并且仅在它们各自的解码时隙处变高。每个解码输出在一个完整时钟周期内保持高电平。 CAR40-B信号在CD4017B中每10个时钟输入周期或CD4022B中每8个时钟输入周期完成一次，用于在多器件计数链中对后续器件进行纹波时钟。 CD4017B和CD4022B采用16引脚密封双列直插式陶瓷封装（F3A后缀），16引脚双列直插塑料封装（E后缀），16引脚小外形封装（NSR后缀）和16引脚薄收缩小外形封装（PW和PWR后缀）。 CD4017B类型还提供16引脚小外形封装（M和M9... 发表于 11-02 19:21 • 483次
CD54ACT283 具有快速进位的 4 位二进制全加器 具有快速进位的?? AC283和?? ACT283 4位二进制加法器，采用先进的CMOS逻辑技术。如果总和超过15，这些器件会添加两个4位二进制数并生成进位。 由于add函数的对称性，该器件可与所有高电平有效操作数一起使用（正逻辑）或所有低电平有效操作数（负逻辑）。使用正逻辑时，如果没有进位，则必须将进位输入连接为低电平。 特性 缓冲输入 超过2kV ESD保护MIL-STD-883，方法3015 SCR -Lackup-Resistant CMOS工艺和电路设计 双极FAST ?? /AS /S速度显着降低功耗 平衡传播延迟 AC类型具有1.5V至5.5V的工作电压和30％供电时的平衡噪声抗扰度 ±24mA输出驱动电流 - 扇出至15 FAST ??集成电路 - 驱动器50 传输线 表征操作来自?? 40°至85°C FAST ??是Fairchild Semiconductor的商标。 参数 与其它产品相比 计数器/运算器/奇偶校验功能产品   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) F @ Nom Voltage (Max) (Mhz) ICC @ Nom Voltage (Max) (mA) tpd @ Nom Voltage (Max) (ns) IOL (Max) (mA) ... 发表于 11-02 19:21 • 132次
CD4018B-MIL CMOS 可预设置 N 分频计数器 CD4018B类型包括5个Johnson-Counter阶段，每个阶段的缓冲Q输出和计数器预设控制选通。提供时钟，复位，数据，预设启用和5个单独的JAM输入。通过将Q \ 5，Q \ 4，Q \ 3，Q \ 2，Q \ 1信号分别馈送回DATA输入，可以实现10,8,6,4或2个计数器配置的除法。通过使用CD4011B来控制到DATA输入的反馈连接，可以实现9,7,5或3个除计数器配置。通过使用多个CD4018B单元可以实现大于10的除法功能。计数器在正时钟信号转换时提前计数一次。时钟线上的施密特触发器动作允许无限制的时钟上升和下降时间。高RESET信号将计数器清零至全零状态。高PRESET-ENABLE信号允许JAM输入信息预设计数器。提供防锁定门控以确保正确的计数顺序。 CD4018B型采用16引脚密封双列直插式陶瓷封装（F3A后缀），16引脚双列直插式塑料封装（E后缀），16引脚小外形封装（M，M96，MT和NSR后缀），以及16引脚薄型收缩小外形封装（PW和PWR后缀）。 特性 中速运行???? 10 MHz（典型值）V DD ?? V SS = 10 V 完全静态工作 100％测试20 V时的静态电流 标准化，对称输出特性 5 V，10 V和15 V参数额定值 在整个封装温... 发表于 11-02 19:21 • 475次
CD54HC192 高速 CMOS 逻辑可预设的同步 4 位 BCD 码十进制加/减计数器 ?? HC192，?? HC193和?? HCT193分别是异步预置的BCD十进制和二进制向上/向下同步计数器。 将计数器预设为预设数据输入（P0-P3）上的数字是通过LOW异步并行负载输入（PL）来完成的。计数器在Clock-Up输入的低到高转换（和Clock-Down输入的高电平）上递增，并在Clock-Down输入的低到高转换时递减（和高电平时钟输入）。 MR输入的高电平会覆盖任何其他输入，以将计数器清零为零状态。终端向上计数（进位）在达到零计数之前的半个时钟周期内变为低电平，并在零计数时返回高电平。倒计数模式下的终端倒计数（借用）同样在最大计数之前的半个时钟周期内变低（192中的9和193中的15）并且在最大计数时返回高。通过将较低有效计数器的进位和借位输出分别连接到下一个最重要的计数器的Clock-Up和CLock-Down输入来实现级联。 如果存在十进制计数器非法状态或在接通电源时采取非法状态，它将按一个计数返回正常顺序，如状态图所示。 特性 同步计数和异步加载 N位级联的两个输出 前瞻进行高速计数 扇出（超温范围） 标准输出。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 10 LSTTL负载 总线驱动器输出。 。 。 。 。 。 。 。 。... 发表于 11-02 19:21 • 346次
CD40192B-MIL CMOS 可预置 BCD 加/减计数器（具有重置功能的双时钟） CD40192b可​​预置BCD向上/向下计数器和CD40193B可预设二进制向上/向下计数器均由4个同步时钟控制的门控“D”型触发器组成作为一个柜台。输入包括4个独立的阻塞线，一个PRESET \ ENABLE \控制，单独的CLOCK UP和CLOCK DOWN信号以及一个主RESET。提供四个缓冲Q信号输出以及用于多级计数方案的CARRY \和BORROW \输出。 计数器被清零，以便所有输出在RESET线上处于低电平状态。 RESET与时钟异步完成。当PRESET \ ENABLE \控制为低电平时，每个输出都可以与相应的卡纸输入电平的时钟异步编程。 计数器在CLOCK UP信号的正时钟沿计数一个计数如果CLOCK DOWN线为高电平。如果CLOCK UP线为高电平，计数器会对CLOCK DOWN信号的正时钟沿计数递减计数。 CARRY \和BORROW \信号为高电平，计数器向上或向下计数。在计数器达到计数模式下的最大计数后，CARRY \信号在半个时钟周期内变为低电平。在计数器达到倒计数模式下的最小计数后，BORROW \信号在半个时钟周期内变为低电平。通过将BORROW \和CARRY \输出分别连接到后续计数器... 发表于 11-02 19:21 • 768次
CD54ACT163 具有同步复位的同步可预设的二进制计数器 ?? ACT163器件是4位二进制计数器。这些同步可预设计数器具有内部进位前瞻功能，适用于高速计数设计。通过使所有触发器同时计时以使得输出在由计数使能（ENP，ENT）输入和内部门控指示时彼此一致地改变来提供同步操作。这种工作模式消除了通常与同步（纹波时钟）计数器相关的输出计数尖峰。缓冲时钟（CLK）输入触发时钟波形上升（正向）边沿的四个触发器。 计数器完全可编程;也就是说，它们可以预设为0到9或15之间的任何数字。预设是同步的;因此，在负载输入处设置低电平会禁用计数器，并使输出在下一个时钟脉冲之后与设置数据一致，无论使能输入的电平如何。 清除功能是同步。无论使能输入的电平如何，清零（CLR）\输入的低电平都会在CLK的下一次低电平到高电平转换后将所有四个触发器输出设置为低电平。这种同步清除允许通过解码Q输出以获得所需的最大计数来容易地修改计数长度。用于解码的门的低电平有效输出连接到CLR \以同步清除计数器0000（LLLL）。 进位超前电路为n位同步应用提供级联计数器没有额外的门控。 ENP，ENT和纹波进位输出（RCO）有助于实现此功能。 ENP和ENT都必须高计数，并且ENT被前馈以启用RCO。... 发表于 11-02 19:20 • 161次
CD4029B-MIL CMOS 可预设置的加/减计数器 CD4029B由一个四级二进制或BCD十进制加/减计数器组成，在两种计数模式下均提供先行进位。输入包括单个CLOCK，CARRY-IN \（CLOCK ENABLE \），BINARY /DECADE，UP /DOWN，PRESET ENABLE和四个单独的JAN信号，Q1，Q2，Q3，Q4和一个CARRY OUT \信号作为输出。 高PRESET ENABLE信号允许JAM INPUTS信息将计数器预设为与时钟异步的任何状态。当每个JAM线为低电平时，当PRESET-ENABLE信号为高电平时，将计数器复位为零计数。当CARRY-IN \和PRESET ENALBE信号为低电平时，计数器在时钟正跳变时前进一次。当CARRY-IN \或PRESET ENABLE信号为高电平时，进程被禁止。 CARRY-OUT \信号通常为高电平，当计数器在UP模式下达到最大计数或在DOWN模式下达到最小计数时，如果CARRY-IN \信号为低电平，则变为低电平。处于低状态的CARRY-IN \信号因此可以被认为是CLOCK ENABLE \。不使用时，CARRY-IN \端子必须连接到V SS 。 当BINARY /DECADE输入为高电平时，完... 发表于 11-02 19:20 • 267次
CD4020B-MIL CMOS 14 级纹波进位二进制计数器/除法器 CD4020B，CD4024B和CD4040B是纹波进位二进制计数器。所有计数器阶段都是主从触发器。计数器的状态对每个输入脉冲的负转变进行一次计数; RESET线上的高电平将计数器重置为全零状态。输入脉冲线上的施密特触发器动作允许无限制的上升和下降时间。所有输入和输出均经过缓冲。 CD4020B和CD4040B型采用16引脚密封双列直插式陶瓷封装（F3A后缀），16引脚双列直插塑料封装（E后缀），16引脚小外形封装（NSR后缀）和16引脚薄收缩小外形封装（PW和PWR后缀）。 CD4040B型还提供16引脚小外形封装（M和M96后缀）。 CD4024B类型采用14引脚密封双列直插陶瓷封装（F3A后缀）， 14引脚双列直插塑料封装（E后缀），14引脚小外形封装（M，MT，M96和NSR后缀），以及14引脚薄型收缩小外形封装（PW和PWR后缀） 。 特性 中速操作 完全静态操作 缓冲输入和输出 100％测试20 V时的静态电流 标准化，对称输出特性 完全静态操作 常用复位 5V，10V和15V参数额定值 在整个封装温度范围内，18 V时的最大输入电流为1μA;在18 V和25°C下100 nA 噪声容限（在整个封装温度范围内）： V DD = 5 V时为1 V 2 V at ... 发表于 11-02 19:20 • 537次
SN74HC4060-Q1 汽车类 14 级异步二进制计数器和振荡器 HC4060-Q1器件包含一个振荡器部分和14个纹波进位二进制计数器级。此振荡器配置可实现RC-或者晶体振荡器电路设计。时钟（CLKI）输入上的高到低转换增加了计数器的值。清除（CLR）输入上的高电平会关闭振荡器（ CLKO 变为高电平而CLKO变为低电平）并且将计数器复位清零（所有的Q输出为低电平）。 特性 符合汽车应用要求 2V至6V的宽运行电压范围 输出可驱动多达10个低功耗肖特基晶体管逻辑电路（LSTTL）负载 低功耗，I CC 最大80μA t pd 典型值= 14 ns ±4mA输出驱动（在5V时间） 低输出电流，最大值1μA 实现相移振荡电路（RC） - 或者晶体振荡器电路的设计 参数 与其它产品相比 计数器/算术/奇偶校验功能   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) F @ Nom Voltage (Max) (Mhz) ICC @ Nom Voltage (Max) (mA) tpd @ Nom Voltage (Max) (ns) IOL (Max) (mA) IOH (Max) (mA) Function Type Rating Operating Temperature Range (C) Pin/Package   var ... 发表于 10-16 10:08 • 296次